### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平11-87712

(43)公開日 平成11年(1999) 3月30日

(51) Int.Cl.<sup>6</sup>

酸別記号

FΙ

H01L 29/78 21/324 H01L 29/78

301F

21/324

Z

## 審査請求 未請求 請求項の数17 OL (全 9 頁)

(21)出願番号

特願平10-192725

(22)出願日

平成10年(1998) 7月8日

(31)優先権主張番号 08/895049

(32)優先日

1997年7月16日

(33)優先権主張国

米国(US)

(71)出頭人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 ウィリアム・エフ・クラーク

アメリカ合衆国05452、バーモント州エセ

ックス・ジャンクション、ヒルサイド・サ

ークル 5

(74)代理人 弁理士 坂口 博 (外1名)


最終頁に続く

#### (54) 【発明の名称】 半導体処理で使用される重水素物質

#### (57)【要約】

【課題】 重水素(D)を半導体素子のシリコン/二酸 化ケイ索間界面に導入する固有のアプローチを提供する ことである。

【解決手段】 半導体素子の膜を形成する本方法は、膜 形成の間に重水素種を含む原料物質を提供する工程を含 み、半導体製造において使用される膜形成反応物質の水 素が、重水素(D)により置換され、膜の形成の間に、 重水素膜物質が原位置に生成される。



2

## 【特許請求の範囲】

【請求項1】膜形成の間に、重水素種を含む原料物質を 提供する工程を含む、半導体素子のための重水素膜を形 成する方法。

【 請求項2】前記膜形成工程が付着である、請求項1記 載の方法。

【請求項3】前記付着工程が半導体処理のためのものである、請求項2記載の方法。

【請求項4】前記付着工程が、半導体表面を不動態化するためのジュウテリウムの貯蔵を提供する、請求項3記 10 載の方法。

【請求項5】前記付着工程が水素拡散に対する障壁を提供する、請求項2記載の方法。

【請求項6】前記付着工程が重水素窒化ケイ素を付着する、請求項2記載の方法。

【請求項7】前記膜が発熱性湿式酸化によりシリコン基板上に形成される二酸化ケイ素であり、前記重水素種が酸化ジュウテリウムを含む、請求項1記載の方法。

【請求項8】前記膜がゲート酸化物、ポリシリコン・ゲート、ゲート側壁スペーサ、窒化物障壁層、及びPSC 20層を含むグループから選択される、請求項1記載の方法。

【請求項9】前記重水素膜がシリコン基板上に形成される、請求項1記載の方法。

【請求項10】ホット・エレクトロン効果に対する向上された耐性を有するMOSFET素子を形成する方法であって、

シリコン基板、該シリコン基板上の導電性ゲート、及び 前記シリコン基板と前記ゲート間に設けられるゲート酸 化物を含む中間半導体素子を提供するステップと、 前記半導体素子をジュウテリウムを含む環境内で、約4 00乃至600℃の範囲の温度においてアニールするス

テップと、 アニールされた前記半導体素子上に、ジュウテリウムを 含む貯蔵/障壁窒化物膜を形成するステップと、

を含む、方法。

【請求項11】前記貯蔵/障壁窒化物膜を形成する工程が、SiD4及びND3を含む環境内で、前記FET素子上にプラズマ加速化学蒸着を実施する工程を含む、請求項10記載の方法。

【請求項12】前記ジュウテリウム貯蔵/障壁窒化物膜上に、水素及びジュウテリウム拡散障壁窒化物層を形成する工程を含む、請求項10記載の方法。

【請求項13】前記水素及びジュウテリウム拡散障壁窒 化物層がジェット蒸着により形成される、請求項11記 載の方法。

【請求項14】半導体素子を形成する方法であって、 シリコン基板上の膜形成の間に、重水素種を含む原料物 質を提供する工程と、

前記提供する工程の後に、400℃以下の温度で実施さ 50 シリコン酸化物間界面の結晶欠陥の不動態化により素子

れる前記半導体素子を完成するのに十分な処理工程を実施する工程と、

を含む、方法。

【請求項15】前記処理工程が少なくとも1つのアニーリング・プロセスを含む、請求項14記載の方法。

【請求項16】前記処理工程が、ジュウテリウムを含む 環境内で実施される少なくとも1つのアニーリング・プロセスを含む、請求項14記載の方法。

【請求項17】前記半導体素子がFET素子である、請求項14記載の方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は一般に、半導体素子 形成の分野に関し、特に、半導体素子処理における重水 素物質の使用に関する。

[0002]

【従来の技術】VLSI集積回路内で使用される金属酸化膜半導体(MOS)トランジスタなどの電子素子は、それらが小型化(縮尺)され得る度合いを制限する多数の摩耗機構に遭遇する。これらの機構の1つは、いわゆるホット(エネルギ的)・エレクトロン効果である。

【0003】例えば、シリコン基板上に形成されたゲート酸化物などの熱的に酸化されたシリコンでは、素子作用によりシリコン基板内に生成される電子(または正孔)がシリコンから逃れ、隣接するシリコン酸化物内に注入されて、トラップ(捕獲)されることが可能である。MOSFET素子のソース及びドレイン拡散の構造の使用条件及び詳細に依存して、より高いまたは低いエネルギの、より多くのまたはより少ない電子がシリコン基板内に生成され、ゲート酸化物内に注入される。

【0004】VLSI素子設計は、(垂直及び水平の両方向の)電界が増加する傾向にあり、このことはホット・エレクトロン効果を悪化させる。とりわけホット・エレクトロン効果は、MOSFET素子の相互コンダクタンスの低下の他に、しきい値電圧のゆっくりとした長期間の変化を生じる。ホット・エレクトロン効果は更に、バイポーラ・トランジスタの低レベル電流利得の公知の劣化現象を生じ得、バイポーラ・トランジスタのエミッターベース間接合が、なだれ降伏に晒される。

【0005】ホット・エレクトロンが、如何にシリコン /シリコン酸化物間界面に損傷を来すかを説明する一般 に容認された理論は、ホット・エレクトロンがシリコン 表面上に存在する SiーH結合の一部を破壊することに より、シリコン/シリコン酸化物間界面からの水素の脱離を刺激し、その結果、界面トラップ密度の増加及び素子性能の劣化が生じると説明する。水素は、水素環境内で低温度で実施されるウエハの金属被覆後アニールなどの半導体プロセスの結果として、素子内に導入された 後、界面に存在することになり、このことはシリコン/

機能を改善する。用語"不動態化(passivation)"は、水素がシリコン/シリコン酸化物間界面において、ダングリング・ボンド(dangling bond)を満足することを意味する。しかしながら、アニーリング・プロセスなどの間に、シリコン/シリコン酸化物間界面に形成されるSi-H不動態化結合は、ホット・エレクトロン励起による解離を受け易い。

【0006】最近、ホット・エレクトロン効果は、シリ コン/二酸化ケイ素間界面における界面トラップの不動 態化に使用される水素をジュウテリウム(D)により置 10 換することにより、軽減されることが判明した(J. W. Lydingらによる"Appl. Phys. Lett. 68 (18) "、29 Apr il 1996、pp. 2526-2528及びI. C. Kizilyalliらによ る"IEEE Electron Device Letters"、vol. 18、No. 3、 March 1997、pp. 81-83を参照)。水素元素は3つの公 知の同位体、すなわち普通の水素またはプロチウム ¹H、重水素またはジュウテリウム²H、及びトリチウム <sup>3</sup>Hを含む。Lydingら及びKizilyalliらは、ジュウテリ ウム同位体が例えば温度400℃の重水素フォーミング ガス(D<sub>2</sub>/N<sub>2</sub>)内で実施される金属被覆後アニール 20 ・プロセスの間に、シリコン/二酸化ケイ素間界面に蓄 積することを教示する。シリコン/二酸化ケイ素間界面 に形成される結果のシリコンージュウテリウム(Si-D) 結合は、Si-H結合よりもホット・エレクトロン 励起による解離に強いことが判明した。

【0007】しかしながら、本研究者は不動態化のため にアニール・プロセスにより、シリコン/二酸化ケイ素 **間界面に取り込まれるジュウテリウムが、半導体素子の** 別の処理において受ける続く熱サイクルの結果、界面か らドリフトして立ち去る傾向があることを確認した。こ 30 のことは、例えば約400℃の比較的適度な温度におい てさえ当てはまる。特に本研究者は、2次イオン質量分 析(SIMS)データから、シリコン/二酸化ケイ素間 界面に取り込まれたジュウテリウムが、ウエハを意図的 な目的として、または膜付着などの異なるプロセスの付 随的効果として、効果的に"アニール"する類の続く処理 の間に界面から移動して立ち去ることを確認した。従っ て、従来のジュウテリウム・アニールにより授けられる あらゆる潜在的な性能の向上は、事実上、本研究者が確 認したことにもとづけば、極めて僅かなものであった。 本願の目的上、用語"アニール"及びその変形は、半導体 ウエハを少なくとも1度の熱サイクルに晒すことを意味 し、その間にウエハは加熱され、その後冷却される。

【0008】従って、従来技術においては、水素を含有する反応物質及び環境に関わる半導体処理に関して、シリコン/二酸化ケイ素間界面の分裂を生じる傾向があるという未解決の問題が残されている。

## [0009]

【発明が解決しようとする課題】本発明の目的は、重水 素(D)を半導体素子のシリコン/二酸化ケイ素間界面 50 に導入する固有のアプローチを提供することである。

【0010】本発明の別の目的は、半導体素子内に1度 形成された重水素物質の重水素状態を保護及び保存する 技術を提供することにより、重水素物質が素子の任意の 続く熱サイクルを許容し、その後も存在し続けることを 可能にすることである。

【0011】本発明の特定の目的の1つは、金属被覆後アニール処理により授けられた、前の重水素シリコン/二酸化ケイ素間界面の重水素状態を保護及び保存する技術を提供することにより、重水素物質が素子の続く熱サイクルに耐え得るようにすることである。

【0012】更に本発明の別の目的は、FET素子内のゲート酸化物の近くに配置される様々な半導体フィーチャ内に導入され得る水素内容を置換することにより、水素がこうした他の素子要素からシリコン/二酸化ケイ素間界面に移動し、そこでホット・エレクトロン効果による損傷を悪化させる機会を回避することである。

#### [0013]

【課題を解決するための手段】本発明の前述の及び他の 目的が、本発明により達成される。

【0014】本発明の1実施例では、半導体製造におい て使用される膜形成反応物質の水素内容が、ジュウテリ ウム(D)により置換され、膜の形成の間に、重水素膜 物質が原位置に生成される。1態様では、ゲート酸化物 が、ジュウテリウム・ベースの化学種を用いる発熱性湿 式酸化の固有技術により形成される。更にゲート酸化物 に加え、通常、水素ベースの反応物質により形成される ゲート、ゲート側壁スペーサ、及び窒化物障壁膜などの 半導体素子の他の膜要素についても、水素に代わりジュ ウテリウムが使用される。結果的に、シリコン/二酸化 ケイ素間界面を不動態化するジュウテリウムを置換する ために使用可能な水素源が存在せず、続く処理の間に、 不動態化ジュウテリウムが熱的にトラップ解除されるな らば、ジュウテリウムを必要に際してシリコン/二酸化 ケイ素間界面に供給するために使用可能なジュウテリウ ムの大量の貯蔵が、素子自身内で使用可能になる。

【0015】本発明の別の実施例では、半導体素子のための改善された金属被覆後アニール・プロセスが提供され、そこではシリコン/二酸化ケイ素間界面上でのジュウテリウム・アニールの有益な効果が、効果的に"封じ込められ (sealed in)"、別の処理から保護される。この実施例では、ジュウテリウム・アニールが最初に実行されて、ジュウテリウムが、その時点までに従来処理により形成されたトランジスタ素子のシリコン/二酸化ケイ素間界面に取り込まれ、次に素子上に高濃度ジュウテリウム貯蔵層を形成することにより素子が封じ込められる。更に任意的な工程において、ジェット蒸着(jet vapor)法で付着される窒化物、または窒素及びシランから成る低水素窒化物などの拡散障壁膜が高濃度ジュウテリウム貯蔵層上に形成される。低水素密度を有する窒化

ジュウテリウム障壁層は、ジュウテリウムの有益な効果を封じ込める支援をし、水素内での別の熱アニール及び処理が、ジュウテリウムを水素と交換することなしに、半導体素子の最終工程(BEOL: back-end-of-line)処理において行われることを可能にする。

【0016】本発明の別の改善では、ジュウテリウム処理の後、低温処理すなわち400℃以下の処理が採用され、ジュウテリウムをシリコン/二酸化ケイ素間界面に保持する支援をする。このような熱的擾乱の回避は、水素によるジュウテリウムの置換の発生を低減する。

【0017】本発明は、ウエハの"アニーリング"・プロセスにおいて使用される物質のための、重水素源を提供することにより、アニールされた素子からのジュウテリウムの損失を低減することを保証し、また膜内の水素貯蔵が代わりにジュウテリウムにより占められるように保証することにより、半導体素子のための総合処理環境をより確固たるものにする。

【0018】水素を含有する反応物質及び環境に関わる 従来の半導体処理は、シリコン/二酸化ケイ素間界面の 分裂を生じる傾向があるのに対して、本発明は、代わり にこうした界面を安定化する。すなわち、本発明に従い 形成される重水素素子膜は、ホット・エレクトロン効果 によるシリコン/二酸化ケイ素間界面における劣化に対 してより強い耐性を提供する。このことは半導体素子の 寿命に渡り、高い素子性能の改善された保存を提供し、 半導体素子がホット・エレクトロン効果による損傷問題 を経験すること無しに、高電流により高速に動作するこ とを可能にする。すなわち、より大きな電流を本発明に 従う重水素膜を含む素子を通じて流すことが可能、また は同一の電流において、シリコン/二酸化ケイ素間界面 30 の損傷が小さく維持される。またホット・エレクトロン 効果により要求される保護周波数帯または余裕を低減す ることにより、製造コストが高速ソーティングにより、 大幅に低減され得る。

## [0019]

【発明の実施の形態】本発明の第1の実施例では、半導体素子の形成において、大量のジュウテリウムを有する膜が最初に形成される。それにより次の2つの効果、すなわち、1)界面を既に不動態化しているジュウテリウムを置換する反応水素源が存在しない、及び2)ジュウィリウムの不動態化が、続く処理の間に熱的にトラップ解除される場合、ジュウテリウムの大量の貯蔵がジュウィッウムをシリコン/二酸化ケイ素間界面に供給するために使用可能であるが得られる。また、半導体素子内に多くの膜を形成する処理温度は、十分に高いので(すなわち400℃以上)、シリコン/二酸化ケイ素間界面を不動態化解除し、ジュウテリウム/水素交換機構を生成する。従って、物質付着の初期部分の間に処理環境内でD2を使用することは、処理温度まで加熱する間に、ジュウテリウムを失う状態を不動態化する。

6

【0020】より詳細には、本発明の第1の実施例で は、半導体形成において、膜形成反応物質及び種として 使用され、水素内容及び処理背景に影響する水素含有物 質が変更され、代わりに膜の形成の間にそれらの重水素 類似体が使用される。こうしたクラスの物質には、例え ば湿式酸化系で使用される酸化ジュウテリウム(D 2O)、または化学蒸着(CVD)プロセスにより膜を 提供するために使用される重水素シラン(SiD4)、 ジクロロシラン(SiCl2D2)、及びアンモニア(N D<sub>3</sub>) が含まれる。これらの重水素物質はゲート酸化 物、ポリシリコン・ゲート、ゲート側壁スペーサ、窒化 物障壁及び酸化物不動態化膜などの要素の1回以上の付 着において使用される。この実施例の支配的な原理は、 ウエハを付着の副次的結果として"アニール"する水素含 有環境を提供する、または続く処理の間にゲート酸化物 内に押し込まれる水素の貯蔵を提供するかの、いずれか の膜プロセスの識別である。適用可能なプロセスは、任 意の続いて形成される膜からゲート酸化物への水素拡散 を阻止する、重水素不動態化窒化物の形成以前に発生す るプロセスとして定義されるが、酸化物不動態化膜も本 発明により考慮され得、その場合、窒化物障壁層が重水 素化されない。経済的または供給面の問題が本発明に従 い重水素化され得るこれらの素子層の数を制限する。す なわち、ジュウテリウム及びジュウテリウム化合物は現 在高価であったり、可用性が制限され得る。理想的に は、水素によりまたは水素の存在の下で形成される層数 が代わりに重水素化されて全体の効果を向上させるので あるが、この時点で、ゲート酸化物及び窒化ケイ素障壁 層を重水素化することが、ホット・エレクトロン効果を 征服し、ジュウテリウム及び水素が素子内のそれらの元 の取り込み位置から移動することを阻止するために最も 重要と思われる。

【0021】図1に示されるMOSFET素子100を 参照すると、シリコン基板11及びソース/ドレイン領 域12及び13を有し、この実施例により解決され得る 膜は、ゲート酸化物14、ゲート・ポリシリコン15、 ゲート側壁スペーサ16、窒化ケイ素障壁層18、及び 付着される酸化物不動態層19 (例えばSiO2、PS G、BSG、BPSG)を含む。窒化ケイ素障壁層18 を形成する以前に、自己整合型ケイ化物層17がゲート 15及びソース/ドレイン領域12/13上に、従来の 方法により形成される。シリコン基板は好適には、pタ イプまたはnタイプの単結晶シリコン物質であり、究極 の所望のタイプのFET動作に適切に井戸打込みが提供 される。従来の様々な分離処理及び井戸打込みが、素子 のために使用され得るが、これらの面については特に本 発明の一部を形成しないので、図1乃至図3には簡略化 のために示されていない。

【0022】本発明の重要な目的は、シリコン/二酸化 50 ケイ素間界面20において、仮にホット・エレクトロン 効果による損傷を阻止できなくても、それを多大に抑制 することである。

【0023】水素化合反応物質を使用する従来のシリコン酸化系が、本発明において、例えば半導体基板上にゲート酸化物14を生成するために、ジュウテリウムを取り込む二酸化ケイ素(シリカ)膜を形成するために有用である。水を使用する湿式酸化プロセス、及びシランを使用するCVD系が、本発明に従い、シリコン上に重水素二酸化ケイ素膜を提供するために適応され得る。

【0024】本発明のこの第1の実施例の1つの特定の 10 アプリケーションとして、"湿式酸化"プロセスが、半導体基板上にゲート酸化物14を生成するために使用される。熱酸化物を形成するために、従来の湿式酸化プロセスにおいて使用される気体には、水、HCI、及びTCAなどが含まれる。本発明では、D2O、DCI及び重水素TCAが、湿式酸化処理の間に使用されるそれぞれの水素類似体として代用される。

【0025】1つの好適な実施例では、ゲート酸化物を形成するために、発熱性の水系が湿式酸化プロセスにおいて使用される。この点に関して、酸素及びジュウテリ 20 ウムが他の従来の同時反応物質すなわち水素の代わりに、例えば石英または純シリコンなどの拡散チューブに直接供給される。ウエハは700℃乃至1000℃の温度に維持され、気体が反応して酸化ジュウテリウム(D2O)の蒸気、すなわち重水の蒸気を形成し、これが酸化プロセスの水の源となる。例えば、流量約6sLm(毎分当たりの標準リットル)のO2、及び流量約3.6sLmのD2が、0%乃至9%のDCI当量と共に、約30Å乃至200Åの厚さの酸化膜を形成するために十分な期間、使用され得る。 30

【0026】湿式酸化プロセスの間のシリコン上でのゲート酸化膜の成長の間、膜がシリコン基板上に形成されているとき、ジュウテリウムがゲート酸化物内に蓄積する。ゲート酸化物形成の間のジュウテリウムのこの原位置取り込みは、確固たる二酸化ケイ素、及びホット・エレクトロン効果に対する強い耐性を示すシリコン/二酸化ケイ素間界面を提供する。

【0027】ゲート酸化物または他の半導体層内での、ホット・エレクトロン効果による早計な素子故障を阻止するために必要とされるジュウテリウム取り込みのレベルは、当業者により経験的に決定され得る。すなわち、理想的には、半導体素子形成の間に使用されるあらゆる水素化合反応種及び(または)系大気ガスとして、重水素類似体を使用することが最も好ましいが、経済的制限及び供給面での可用性の制限がこうした状況を容易にしない。従って、ここで述べられる独創的な目的を達成するために、十分な重水素反応物質を使用するように注意が払われる限り、ジュウテリウム及び水素反応物質及び気体の混合も考慮される。また、ゲート酸化物だけではなく、MOSFET素子内で見い出されるゲート側壁ス50

.

ペーサ膜、ポリシリコン・ゲート、窒化ケイ素障壁(存在する場合)、及び酸化物不動態化膜についても同様であり、これらも接触アニール、または550℃乃至600℃で実施されるライナ・アニールなどの最終工程アニールの間に、下側の酸化物内に放出され得る多大な水素部分を含み得る。従って、以下では、膜形成において使用される従来の水素含有反応物質及び(または)希釈剤の代わりに、ジュウテリウム類似体を使用することにより、有利に形成され得る他の膜について説明する。

【0028】例えば、ゲート・ポリシリコン15は、C V D法により重水素状態において形成され、その際、従 来の水素反応物質が重水素類似体により置換される。時 に安全性の理由から、任意的にH2により薄められるS i H4の分解による、LPCVDによるポリシリコン膜 の成長は公知である。しかしながら、本発明では、ゲー ト・ポリシリコン15がLPCVDにより、シラン(S iH<sub>4</sub>)の代わりにSiD<sub>4</sub>を使用することにより形成さ れ、またD2が多結晶シリコン(ポリシリコン)を形成 するために使用されるH2希釈剤キャリア・ガスの代わ りに使用される。こうしたCVD処理を使用するポリシ リコン・ゲートの成長は、約550℃乃至650℃の系 温度、150mTorrの系圧力において、350sc cmのSiD4及び50sccmのD2の種ガスを用いて 実施され、成長は約1000Å乃至4000Åの膜厚を 提供する。

【0029】ゲート15の側壁熱酸化物16は、HC1 の代わりにDCIを、または従来のTCAの代わりに重 水素TCAを使用することにより形成され得る。例え ば、側壁熱酸化物の成長は、650℃乃至900℃の系 温度、流量15sLmのO2、重水素TCAを用いて2 0℃乃至30℃のソース温度にて、流量0.1sccm 乃至1.2sccmのN2キャリア・ガス内でCVDに より達成され、素子設計にもとづいて約60Å乃至30 ○ ○ △ の膜厚を提供する。或いは、APCVD及びLP CVD系において、O2またはN2Oなどの酸化剤の存在 の下でのシラン(SiH4)の従来の酸化作用が、シラ ンの代わりにSiD4を使用するように変更され、重水 素側壁シリカ膜を成長させる。また重水素側壁シリカは PECVDにより、SiD4/Q2、SiD4/CO2及び SiD4/N2O混合物の反応により成長され得る。また 酸化物スペーサ16は、CVDまたはプラズマ加速CV Dにより、重水素 TEOSの分解により形成され得る。 【0030】 重水素側壁窒化ケイ素スペーサ16は、C VDプロセスにおいて、アンモニアをND3により、及 びシランをSiD4により置換することにより、形成さ れ得る。窒化ケイ素はその化学量論形態において、Si 3N4により与えられる組成を有するが、業界では、付着 された窒化ケイ素膜内で化学量論からのかなりの逸脱が しばしば経験されることが認識されており、この理由か ら、これらは時に単に"SiN"膜と呼ばれる。

10

【0031】ソース/ドレイン領域12/13は、従来 のイオン打込み法により形成される。従来技術に従い、 上述の工程で形成された酸化物(または窒化物)スペー サ層16が、ソース及びドレイン領域12/13の位置 において、非等方的に除去され、酸化物(または窒化 物) 側壁16が、ポリシリコン・ゲート15上に取り残 される。次に、自己整合型ケイ化物層 17 が従来技術に より、ポリシリコン・ゲート15及びソース/ドレイン 領域12/13上に形成される。原位置表面清浄に続 き、金属が付着され、ケイ化物が高速熱アニール (RT 10 A) などのアニーリングにより形成される。RTAの 間、使用される水素がジュウテリウムにより置換される ことが好ましい。アニーリングの後、不反応の金属が選 択エッチングにより除去され、自己整合型ケイ化物17 がソース/ドレイン領域 12/13及びゲート15上に 取り残される。自己整合型ケイ化物17のタイプは、必 ずしも制限されず、PtSi、Pd2Si、CoSi2な どの従来のケイ化物物質である。当業者であれば、電界 効果トランジスタ内に自己整合型ケイ化物を形成するた めに使用されるこうした工程に精通しているであろうか 20 ら、ここではこれらについての詳細な説明は省略する。 【0032】この第1の実施例では、窒化ケイ素障壁層 18が任意的に重水素化され得る。例えば窒化物障壁層 18はCVDにより、アンモニアをND3で及びシラン をSiD4で置換することにより形成される。重水素窒 化物障壁は、上側の層から素子 10 内への水素の続く拡 散を阻止する。窒化物障壁層18の成長は、約350℃ 乃至500℃の系温度、5Torrの系圧力において流 畳15sccmのND3、流量60sccmのSiD4、 及び流量4000gccmのN2を用いて実施され、約 700Å乃至1000Åの範囲の膜厚を提供する。

【0033】次に、酸化物不動態化膜19が素子上に形成される。酸化物不動態化膜19は、添加されたまたは不添加のシリコン酸化物である。例えば、酸化物不動態化膜19は重水素TEOSの分解により形成され、重水素二酸化ケイ素を形成する。或いは、酸化物不動態化膜19は、ホスフィン、ジボランまたはアルシン添加物(すなわち、P、BまたはAs水素化物)の存在の下で、重水素TEOSの分解により形成され、例えば重水素PSG、BPSG、またはAsSGを形成する。重水素酸化物不動態層19の提供は、特に窒化ケイ素障壁層を有さない技術において有用である。

【0034】酸化物不動態層19は、ポリシリコン・ゲート15と標準的な最上部の金属被覆(図示せず)との間に絶縁層を形成する。シリコン酸化物不動態化膜19の成長は、約300万至500℃の系温度にて、重水素TEOSのアンプルを通じる流量560sccmのヘリウムを用いて実施され、系圧力5万至20Torrにて、TEOS蒸気が流量800sccmのO2と結合され、約1 $\mu$ mの膜厚を提供する。

【0035】酸化物不動態化膜19はまた、ホスフィン、ジボラン、またはアルシンを添加物として、上述の同一の基本反応系内に含むことにより、重水素PSG、BPSG、またはAsSGとして付着され得る。優れたリフロー特性が必要とされる場合には、様々な種類の添加物を含む酸化物不動態化膜19が好ましい。しかし、そうでない場合には、ホスフィン、ジボラン、またはアルシン添加物自身が重水素化され(すなわち分子内で、水素原子がジュウテリウムにより置換される)、結果の形成物を洗練する。

【0036】酸化物不動態化膜 19はまた、 $SiD_4$ 及び $PH_3$ (ホスフィン)と $O_2$ との同時酸化によっても形成され得る。重水素 BPSG膜はまたCVD法により、 $SiD_4$ 、 $B_2H_6$ または $B_2D_6$ 及び $PH_3$ または $PD_3$ を $O_2$ 及び $N_2$ Oと一緒に、窒素キャリア・ガス内で同時酸化することにより成長され得る。

【0037】本発明において使用される処理は、非重水素反応物質が使用される場合に、環境内に存在する豊富な量の水素の生成を回避する。こうした水素はゲート酸化物内に拡散し、早期のアニールにおいてそこに残されたジュウテリウムの一部または全部を置換する傾向がある。

【0038】本発明の第2の実施例では、ゲート酸化物などの膜の形成の間に、それらを原位置において重水素化する方法が提供される。代わりに、重水素化がアニール後処理により実施され、次に素子がジュウテリウム貯蔵または障壁層により封止される。この方法は、重水素物質が元来水素化合物質よりも高価なため、製造コストを大幅に低減し得、この実施例は、重水素化学種の使用を要求するプロセス工程の数を効果的に低減する。本発明の第2の実施例は、以下で述べる2つの異なる変形を有する。

【0039】図2に示される第1の変形では、基本概念は各それぞれの膜に関し、標準的な水素化合反応物質を用いて形成される膜を有する素子構造200で開始する。すなわち、ゲート酸化物24、ゲート25及びゲート側壁スペーサ26が、従来の技術によりシリコン基板21上に形成される。ソース/ドレイン領域22、23は、従来のイオン打込み法により形成される。自己整合型ケイ化物27が次にゲート25上、及びソース/ドレイン領域22/23に形成される。

【0040】次に、ジュウテリウム環境アニールが実施され、前に形成されたゲート酸化物24、ゲート25及びゲート側壁スペーサ26などを重水素化する。このジュウテリウム・アニールは、D2環境以外は従来のアニール・ファーネス機構内で、400℃乃至600℃で実施される。ジュウテリウム・アニールはダングリング・ボンドを満足するために、またシリコン/二酸化ケイ素間界面20や、ゲート酸化物層24、ポリシリコン25、及びゲート側壁スペーサ26などの近傍の案子膜内

において、できるだけたくさんの水素を置換(交換)するために使用される。ウエハのこのアニールは、通常、FEOLプロセス全体の終りに但し、ジュウテリウム貯蔵/障壁層28がゲート25上に付着される以前に実施される。続く処理工程において、重水素窒化物障壁層28が素子上に成長される。

【0041】これを達成するために、単一の重水素障壁/貯蔵層28が、上述の第1の実施例の重水素窒化物障壁層18の場合同様に形成される。層28は、前にジュウテリウム・アニールにより重水素化された層上に、高 10 濃度ジュウテリウムの貯蔵を形成する。

【0042】第2の実施例の第2の変形では、図3に示されるように、ジュウテリウム貯蔵層38aが、高濃度ジュウテリウムを有する上述の重水素窒化物障壁層18/28同様に形成され、低濃度の水素及びジュウテリウムを有し、水素/ジュウテリウムの移動を阻止する上側の別の拡散障壁層38bと一緒に使用される。図3では、更にシリコン基板31、ソース/ドレイン領域32/33、ゲート酸化物34、ゲート・ポリシリコン35、ゲート側壁スペーサ36及びケイ化物37が示され20。本発明のこの第2の実施例では、ゲート酸化物34、ゲート・ポリシリコン35、及びゲート側壁スペーサ36が、重水素反応物質を用いること無しに、従来の方法により付着される。

【0043】拡散障壁層38bは、X. W. Wangらによる Japanese Society of Applied Physics、"Highly Relia ble Silicon Nitride Films Made by Jet Vaper Deposition" (Extended Abstracts of the 1994 Inter. Conf. on Solid State Devices and Materials、August 23-26、1994、Pacifico Yokohama、Japan、pp. 856-858の 30再版) で述べられる方法論などにより、ジェット蒸着法(JVD)により付着される窒化物として形成される。或いは拡散障壁層38bは、アンモニア及びシランの代わりに窒素及びシランから成る低水素内容の窒化物として形成され得る。

【0044】ジュウテリウム貯蔵膜38a及び拡散障壁層38bの組み合わせは、素子内に存在する残りの水素が取り込まれたジュウテリウムの有益な効果を有し、効果的に封じ込め、水素内での別の熱アニール及び処理が、素子300の最終工程処理において、ジュウテリウムを水素により交換すること無く発生することを可能にする効果を弱める。次に、不動態化酸化物39が、重水素障壁膜38a及び拡散障壁膜39bの上に付着される。これは重水素化される必要はない。

【0045】本研究者は、SIMSにより従来の窒化物障壁層の形成プロセスが、使用されるSiH4及びNH3反応物質のせいで、水素の源であることを確信した。問題は、窒化物プロセスの間にSiH4及びNH3を介して導入される水素が、前の金属被覆後アニール・プロセスの間に、シリコン/二酸化ケイ素間界面に蓄積するジュ 50

ウテリウムを水素により置換することである。それ故、本実施例は、不動態化のために、金属被覆後ジュウテリウム・アニールを達成するだけでなく、重水素反応物質を用いることにより重水素窒化物障壁を形成し、そのアニールの利点を保存する。

【0046】上述の第1または第2の実施例のいずれか に適用可能な本発明の更に別の改善では、シリコン/二 酸化ケイ素間界面に、ジュウテリウムを保持する支援を するあらゆる全てのジュウテリウム取り込み工程の後 に、低温処理、すなわち400℃以下の処理が採用され る。このような素子内の熱的擾乱の回避は、ジュウテリ ウム置換の原因となる水素の発生を低減する。例えば、 本発明の第2の実施例に適用される場合、伴う拡散障壁 層無しに使用されるジュウテリウム貯蔵窒化物層28の 付着後、またはジュウテリウム貯蔵窒化物層38a及び 拡散障壁層38bの両方の付着後に実施されるアニール が400℃以下の温度で実施される。400℃以下の温 度で実施されるこうしたアニールは、金属被覆後アニー ルである。また、図3の層39などの酸化物不動態層上 で一般に実施される従来の高濃度化アニールが、この改 善では全体的に省略される。なぜなら、それらは従来、 400℃を越える温度で実施されねばならないからであ

【0047】本発明は特に上述の例に限られるものではなく、特定の技術におけるプロセス統合の詳細に依存して、その原理を用いる多くの場合を網羅する。本発明は、特に、別々のジュウテリウム・アニールの効果を保存するために、或いは水素貯蔵の代わりにジュウテリウム貯蔵を生成し、続く熱サイクルの後に、この効果を提供するために、重水素物質が使用される任意の状況において実施され得る。

【0048】本発明はまた、TFT、ポリレジスタ及びポリエミッタ・バイポーラに対しても考慮される。最初の2つのケースでは、ジュウテリウムは粒界を不動態化し、ホット・エレクトロン応力に対するより大きな耐性を提供する役割をする。後のケースでは、ジュウテリウムがポリシリコンを通過し、バイポーラ接合内にドリフトして、そこでホウ素を不活性化する傾向は水素よりも低い。また、逆バイアス電流によるエミッターベース間接合に渡る酸化物の劣化が抑制される。

【0049】本発明はその好適な実施例に関して述べられてきたが、当業者であれば、本発明がその趣旨及び範囲内において変更を伴い実現され得ることが理解されよう。

【0050】まとめとして、本発明の構成に関して以下の事項を開示する。

【0051】(1) 膜形成の間に、重水素種を含む原料物質を提供する工程を含む、半導体素子のための重水素膜を形成する方法。

(2) 前記膜形成工程が付着である、前記(1) 記載の

方法。

- (3)前記付着工程が半導体処理のためのものである、 前記(2)記載の方法。
- (4) 前記付着工程が、半導体表面を不動態化するため のジュウテリウムの貯蔵を提供する、前記(3)記載の 方法。
- (5)前記付着工程が水素拡散に対する障壁を提供する、前記(2)記載の方法。
- (6) 前記付着工程が重水素窒化ケイ素を付着する、前 記(2) 記載の方法。
- (7) 前記膜が発熱性湿式酸化によりシリコン基板上に 形成される二酸化ケイ素であり、前記重水素種が酸化ジュウテリウムを含む、前記(1)記載の方法。
- (8) 前記膜がゲート酸化物、ポリシリコン・ゲート、ゲート側壁スペーサ、窒化物障壁層、及びPSG層を含むグループから選択される、前記(1)記載の方法。
- (9) 前記重水素膜がシリコン基板上に形成される、前記(1) 記載の方法。
- (10) ホット・エレクトロン効果に対する向上された耐性を有するMOSFET素子を形成する方法であって、シリコン基板、該シリコン基板上の導電性ゲート、及び前記シリコン基板と前記ゲート間に設けられるゲート酸化物を含む中間半導体素子を提供するステップと、前記半導体素子をジュウテリウムを含む環境内で、約400万至600℃の範囲の温度においてアニールするステップと、アニールされた前記半導体素子上に、ジュウテリウムを含む貯蔵/障壁窒化物膜を形成するステップと、を含む、方法。
- (11)前記貯蔵/障壁窒化物膜を形成する工程が、SiD4及びND3を含む環境内で、前記FET素子上にプ30ラズマ加速化学蒸着を実施する工程を含む、前記(10)記載の方法。
- (12)前記ジュウテリウム貯蔵/障壁窒化物膜上に、 水素及びジュウテリウム拡散障壁窒化物層を形成する工 程を含む、前記(10)記載の方法。
- (13) 前記水素及びジュウテリウム拡散障壁窒化物層

がジェット蒸碧により形成される、前記(11)記載の 方法。

14

- (14)半導体素子を形成する方法であって、シリコン 基板上の膜形成の間に、重水素種を含む原料物質を提供 する工程と、前記提供する工程の後に、400℃以下の 温度で実施される前記半導体素子を完成するのに十分な 処理工程を実施する工程と、を含む、方法。
- (15)前記処理工程が少なくとも1つのアニーリング・プロセスを含む、前記(14)記載の方法。
- (16)前記処理工程が、ジュウテリウムを含む環境内で実施される少なくとも1つのアニーリング・プロセスを含む、前記(14)記載の方法。
- (17) 前記半導体素子がFET素子である、前記(14) 記載の方法。

【図面の簡単な説明】

【図1】本発明に従い取り込まれる様々な重水素膜を有するMOSFET素子の断面図である。


【図2】本発明の別の実施例に従い取り込まれる様々な 重水素膜を有するMOSFET素子の断面図である。

【図3】更に本発明の別の実施例に従い取り込まれる様々な重水素膜を有するMOSFET素子の断面図である。


#### 【符号の説明】


- 11、21、31 シリコン基板
- 12、22、32 ソース領域
- 13、23、33 ドレイン領域
- 14、24、34 ゲート酸化物
- 15、25、35 ゲート・ポリシリコン
- 16、26、36 ゲート側壁スペーサ
- 17、27、37 自己整合型ケイ化物層
- 18 窒化物障壁層
- 19、29、39 酸化物不動態層
- 28 重水素窒化物障壁層
- 20 シリコン/二酸化ケイ素間界面
- 38a ジュウテリウム貯蔵膜
- 38b 拡散障壁膜

【図1】



[図2]





## フロントページの続き

(72)発明者 トーマス・ジィ・フェレンス アメリカ合衆国05452、バーモント州エセ ックス・ジャンクション、ナンバー・シィ 6、サシャ・レーン 38 (72)発明者 テレンス・ビィ・フック アメリカ合衆国05465、バーモント州ジェ リチョー・センター、ブラウン・サウス・ トレース・ロード

(72)発明者 デール・ダブリュ・マーティン アメリカ合衆国05655、バーモント州ハイ ド・パーク、ルート 15